SEQUENCE DETECTOR MENGGUNAKAN SM MODEL MEALY

Disusun untuk memenuhi tugas praktikum Elektronika Digital Lanjut

Oleh

Abdul Rozak Ainurrofiq

221344033

2B-TNK

Tanggal Percobaan: Selasa, 14 November 2023

Tanggal Penyerahan: Selasa, 21 November 2023

Instruktur: 1. Ferry Satria, BSEE., M.T.

2. Rahmawati Hasanah, S.ST., M.T.

PROGRAM STUDI D4 TEKNIK TELEKOMUNIKASI

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI BANDUNG

2022-2023

KETERANGAN

1. Kelompok	: 3
2. Judul Praktek	: Sequence Detector menggunakan SM Model Mealy
3. Tanggal Praktek	: 14 November 2023
4. Tanggal Pengumpulan Laporan	: 21 November 2023
5. Nama Praktikan	: Abdul Rozak Ainurrofiq
6. Nama Partner	: Lastmi Cahyani
7. Nama Dosen	: Ferry Satria, BSEE., M.T. Rahmawati Hasanah, S.ST., M.T.

DAFTAR ISI

KETERANGAN 2
DAFTAR ISI.....3
A. MAKSUD DAN TUJUAN PERCOBAAN 4
B. DASAR TEORI.....4
C. ALAT DAN BAHAN YANG DIPERGUNAKAN 4
D. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN.....5
E. SOAL DAN HASIL PERCOBAAN 5
F. ANALISA DATA.....9
G. KESIMPULAN 9
H. SARAN.....12
DAFTAR PUSTAKA 13

A. MAKSUD DAN TUJUAN PERCOBAAN

1. Untuk memenuhi tugas mata kuliah Elektronika Digital Lanjut.
2. Mahasiswa mampu memahami cara kerja sequence detector atau pendeteksi urutan dengan SM model Mealy
3. Mahasiswa mampu merancang rangkaian sequence detector dengan SM model Mealy
4. Mahasiswa mampu merangkaian rangkaian sequence detector dengan SM model Mealy

B. DASAR TEORI

Counter Sinkron

Pencacah atau Counter Sinkron disebut demikian karena input clock dari semua flip-flop individu di dalam pencacah semuanya clock bersama pada waktu yang sama oleh sinyal clock yang sama.

Dalam pencacah (counter) Biner Asinkron, output dari satu tahap pencacah dihubungkan langsung ke input Clock dari tahap pencacah berikutnya dan seterusnya sepanjang rantai. Hasil dari ini adalah bahwa Pencacah (counter) Asinkron memiliki kerugian dari apa yang dikenal sebagai "Propagation Delay" di mana sinyal timing tertunda sebagian kecil melalui masing-masing flip-flop.

Namun, dengan Pencacah (counter) Sinkron, sinyal clock eksternal terhubung ke input clock SETIAP flip-flop individu dalam pencacah sehingga semua flip-flop di-clock secara bersamaan (secara paralel) sekaligus memberikan waktu yang tetap terhubung. Dengan kata lain, perubahan output terjadi dalam "sinkronisasi" dengan sinyal clock.

Hasil sinkronisasi ini adalah bahwa semua bit output individu berubah keadaan pada waktu yang sama persis dalam menanggapi sinyal clock umum tanpa efek riak dan karenanya, tidak ada penundaan propagasi.

C. ALAT DAN BAHAN YANG DIPERGUNAKAN

1. Breadboard : 1 buah
2. Adaptor 5V 2A : 1 buah
3. Jack DC Female Terminal : 1 buah
4. Kabel Jumper
5. Rangkaian Clock Otomatis :
   a) IC 7413 : 1 buah
   b) Resistor 100 Ω : 1 buah

c) Potensiometer 1k Ω : 1 buah
d) Kapasitor 470 uF : 1 buah
e) Kabel Jumper

6. Rangkaian output decoder BCD to seven segment
a) IC 7447 : 1 buah
b) Resistor 330 Ω : 7 buah
c) 7 segment display : 1 buah
d) Kabel Jumper

7. Komponen IC :
a) IC 7476 : 2 buah
b) IC 7474 : 2 buah
c) IC 7408 : 1 buah
d) IC 7486 : 1 buah
e) IC 7404 : 1 buah
f) IC 7432 : 1 buah
g) IC 74266: 1 buah


D. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN


1. Menyiapkan alat-alat dan komponen yang dibutuhkan
2. Merancang dan merangkaikan rangkaian yang mendeteksi urutan urutan berikut dengan metode Mealy (non-overlap dan overlap)
   a) 111 (JK-FF)
   b) 1101 (JK-FF)
   c) 1001 (JK-FF)
3. Uji tabel kebenaran dari tabel data uji.

E. SOAL DAN HASIL PERCOBAAN


1. Urutan 111

a) Non-Overlap






b) Overlap



$J_1 = X Q_0 \quad K_1 = \bar{X}$

$J_0 = X \bar{Q}_1 \quad K_0 = 1$


$Z = X Q_1$



x	1	1	1	1	0	0	1	1	1	1	1
Z (NOL)	0	0	1	1	0	0	0	0	1	1	1
Z (OL)	0	0	1	0	0	0	0	0	1	0	0

2. Urutan 1101


a) Non-Overlap




$J_1 = X Q_0 \quad K_1 = \overline{Q_0}$


$J_0 = X \bar{Q}_1 \quad K_0 = \bar{X}$

$Z = X Q_1 \bar{Q}_0$



b) Overlap







x	1	1	0	1	1	0	1	1	0	1	1
Z (NOL)	0	0	0	1	0	0	0	0	0	1	0
Z (OL)	0	0	0	1	0	0	1	0	0	1	0


3. Urutan 1001


a **Non-Overlap**




D1
LED-RED
U38
AND_3
R10
1.00K
U35:A
7414
R9
100Ohm
C5
470u
U19:B
U23:A
7476
U30
AND
U31
OR
U36
AND
U37
AND
U27:A
7404
0

b **Overlap**


A
B
C
D
1/0
0/0
0/0
1/0
0/1
0/0
$J_1 = \bar{X} Q_0$
$K_1 = X + \bar{Q}_0$
$J_0 = X$
$K_0 = \bar{X} Q_1$
$Z = X Q_1 \bar{Q}_0$


D6
LED-RED
U51
AND_3
R12
1.00K
U46:A
7414
R11
100Ohm
C6
470u
U23:B
U40:A
7476
U47
AND
U48
OR
U50
AND
U44:A
7404
1

F. ANALISA DATA

Perancangan rangkaian pendeteksi urutan atau sequence detector dapat dilakukan dengan cara mula mula membuat state diagram. Jumlah state pada state diagram sama dengan jumlah bit yang akan dideteksi, jika jumlah bit 3, maka jumlah state akan 3, jika jumlah bit 4 maka jumlah state akan 4 juga. Setiap state menunjukkan bit mana yang akan dideteksi, state pertama atau state A, akan mendeteksi bit pertama, jika bit pertama cocok dengan bit pertama yang akan dideteksi, state akan berpindah ke state kedua atau state B. di state kedua tau state B, bit ke-2 akan dideteksi, dan jika lolos akan berpindah state ke state ketiga atau state C untuk mendeksi state ketiga. Begitu seterusnya sampai pendeteksi bit terakhir. Jika state mendeteksi bit yang salah, maka state tidak berpindah ke state berikutnya tetapi berpindah ke state sebelumnya atau tetap distate tersebut tergantung bit yang dideteksi. Terdapat jug aperbedaan mendesain state diagram pada jenis pendeteksi non-overlap (NOL) dan overlap (OL)

Pada jenis non-overlap, jika pendeteksi telah selesai dan sukses mendeteksi bit terakhir dan beroutput 1, maka state akan berpindah ke state pertama atau dengan kata lain, rangkaian akan kembali mendeteksi bit pertama. Pada jenis overlap, bit yang dideteksi dapat dipakai 2 kali sehingga setelah bit terakhir selesai dan sukses didetesi dan beroutput 1 maka state tidak selalu pindah ke state pertama, melainkan ke state dimana beberapa bit awal sudah benar yang didapat dari bit-bit akhir.


Dapat dilihat bahwa di pendeteksi urutan 111, ketika telah selesai dan sukses mendeteksi, state tetap di state C karena bit ke-2 dan ke-3 yang telah dideteksi yaitu 11 jika dijadikan bit ke-1 dan ke-2 akan benar sehingga hanya diperlukan mendeteksi bit ke-3 saja. Di pendeteksi urutan 1101, ketika telah selesai dan suksi mendeteksi, state tidak berpindah ke state A atau state pertama, melainkan ke state B, karena bit ke-4 atau terakhir yang 1101 dapat digunakan lagi sebagai bit pertama sehingga hanya diperlukan mendeteksi 3 bit berikutnya saja yaitu bit ke-2, 3, dan 4. Begitu juga dengan pendeteksi urutan 1001, bit terakhir yaitu 1 dapat digunakan lagi sebagai bit pertama. Hal tersebut merupakan sifat atau cara kerja dari sequence detector jenis overlap, sedangkan untuk non-overlap, setelah sukses mendeteksi urutan, state pasti akan Kembali ke state pertama dan mengulang pendeteksian dari bit pertama.

Dapat diperhatikan juga bahwa jika urutan yang dideteksi ssalah pendeteksian tidak selalu kembali ke bit awal, karena bisa saja masih ada bit yang bisa terpakai. Contohnya pada pendeteksi 1101 jika urutan bit salah di state C, pendeteksian tidak kembali ke state A, karena jika salah di state C berarti bit yang telah dideteksi adalah 111, 2 bit terakhir dapat digunakan menjadi bit ke-1 dan ke-2 karena 11 adalah benar merupakan bit ke-1 dan ke-2, sehingga state tetap di C dan mendeteksi bit ke-3 lalu ke-4.

Dalam percobaan kali ini juga didapat timing diagram sebagai berikut:


1. Urutan 111

a) NOL



Dapat dilihat bahwa ketika X telah mendapat 1 1 kemudian saat mendapat 1 yang ketiga, Z langsung berlogic 1. Ketika telah selesai mendeteksi 111, kemudian x diberi logic 1 lagi maka Z akan bernilai 0 dan mendetksi ulang, ditandai dengan Z baru menyala ketika mendapat X yang ke-3 lagi setelahnya


b) OL



Sama setperti yang NOL, Z akn berlogic 1 ketika X mendapat 1 1 1, tetapi jika setelahnya mendapat logic 1 lagi maka Z tetap menyala karena bit ke-2 dan ke-3 nya menjadi bit ke-1 dan ke-2 lalu bit ke-3nya mendapat 1 sehingga yang terdeteksi adalah 1 1 1.


2. Urutan 1101

a) NOL



Dapat dilihat bahwa Z akan berlogic 1 ketika x mendapat 1 1 0 kemudian mendapat 1 tanpa harus diberi clock terlebih dahulu, ketika diberi clock, z langsung berlogic 0 karena rangkaian langsung mendeteksi urutan berikutnya


b) OL



Z akan menyala di kondisi yang sama dengan yang non-overlap, tetapi setelah sukses, rangkaian langsung mendeteksi bit ke-2 karena bit ke-4 sama dengan bit ke-1


3. Urutan 1001

a) NOL



Dapat dilihat bahwa ketika X diberi 1 lalu 0 lalu 0 lalu saat diberi 1, Z langsung menyala

b) OL



Z akan menyala di kondisi yang sama seperti non-overlap, tetapi setelahnya langsung mendeteksi bit ke-2 karena bit ke-4 akan dipakai sebagai bit pertama di pendeteksian berikutnya.

Dapat dilihat bahwa untuk menginputkan input, logic atau bit biner harus diberi clock terlebih dahulu, tetapi ketika pendeteksian bit terakhir, tanpa harus diberi clock, urutan langsung dapat terdeteksi yang ditandaia dengan z berlogic 1 atau LED menyala. Hal tersebut merupakan sifat dari rangkaian mealy. Hal tersebut disebabkan karena pada rangkaian mealy, rangkaian kombinasional atau yang menghasilkan output tidak terhubung ke flip-flop sehingga tidap perlu clock untuk mengaktifkannya.

G. KESIMPULAN

- Rangkaian sekuensial mealy dapat diaplikasikan sebagai sequence detector atau prndeteksi urutan, output akan aktif ketika urutan yang diinginkan terdeteksi
- Sequence detector terbagi menjadi 2 yaitu non-overlap (NOL) dan overlap (OL). NOL akan kembali mendeteksi bit pertama jika pendeteksian selesai, sedangkain OL tidak dari bit pertama, tetapi ada bit yang akan dipakai lagi di siklus pendeteksian berikutnya.
- Output akan langsung menyala ketika urutan yang diinginkan terdeksi, dengan bit terkahir tanpa diberi clock, hal tersebut berlaku untuk rangkaian sekuensial mealy

H. SARAN

1. Cek terlebih dahulu kondisi alat-alat dan komponen yang akan digunakan sebelum praktikum
2. Ketahui nomor-nomor kaki pada IC dari datasheet kemudian tuliskan nomor kaki pada skema rangkaian untuk mempermudah perangkaian

DAFTAR PUSTAKA

[1] T. L. Floyd, *Digital fundamentals*. Boston: Pearson, 2015.

[2] “Pencacah (counter) Sinkron.” https://abdulelektro.blogspot.com/2019/06/pencacah-counter-sinkron.html#google_vignette (accessed Oct. 23, 2023).